#ifndef MAC_REG_TXPMA_LANE_H
#define MAC_REG_TXPMA_LANE_H

/* Base address of Module's Register */
#define CSR_TXPMA_LANE_BASE (0x1a000)

#define CSR_TXPMA_LANE_INT_STATUS (CSR_TXPMA_LANE_BASE + 0x0)
#define CSR_TXPMA_LANE_INT_ENABLE (CSR_TXPMA_LANE_BASE + 0x4)
#define CSR_TXPMA_LANE_INT_SET (CSR_TXPMA_LANE_BASE + 0x8)
#define CSR_TXPMA_LANE_OVF_INT_STATUS (CSR_TXPMA_LANE_BASE + 0xc)
#define CSR_TXPMA_LANE_OVF_INT_ENABLE (CSR_TXPMA_LANE_BASE + 0x10)
#define CSR_TXPMA_LANE_OVF_INT_SET (CSR_TXPMA_LANE_BASE + 0x14)
#define CSR_TXPMA_LANE_UDF_INT_STATUS (CSR_TXPMA_LANE_BASE + 0x18)
#define CSR_TXPMA_LANE_UDF_INT_ENABLE (CSR_TXPMA_LANE_BASE + 0x1c)
#define CSR_TXPMA_LANE_UDF_INT_SET (CSR_TXPMA_LANE_BASE + 0x20)
#define CSR_TXPMA_LANE_IERR_U_INFO (CSR_TXPMA_LANE_BASE + 0x400)
#define CSR_TXPMA_LANE_IERR_U_CNT (CSR_TXPMA_LANE_BASE + 0x404)
#define CSR_TXPMA_LANE_DBG_ECC_INSERT (CSR_TXPMA_LANE_BASE + 0x408)
#define CSR_TXPMA_LANE_LANE_RSTN (CSR_TXPMA_LANE_BASE + 0x40c)
#define CSR_TXPMA_LANE_AFIFO_RSTN (CSR_TXPMA_LANE_BASE + 0x410)
#define CSR_TXPMA_LANE_PHY_SELF_RESET_EN (CSR_TXPMA_LANE_BASE + 0x420)
#define CSR_TXPMA_LANE_PHY_LOW_LATENCY_EN (CSR_TXPMA_LANE_BASE + 0x440)
#define CSR_TXPMA_LANE_PHY_RD_ALIGN_EN (CSR_TXPMA_LANE_BASE + 0x460)
#define CSR_TXPMA_LANE_PHY_RD_DELAY_TH (CSR_TXPMA_LANE_BASE + 0x480)
#define CSR_TXPMA_LANE_PHY_START_TH (CSR_TXPMA_LANE_BASE + 0x4a0)
#define CSR_TXPMA_LANE_LANE_SMUX_MAPPING (CSR_TXPMA_LANE_BASE + 0x4c0)
#define CSR_TXPMA_LANE_PHY_CONTROL (CSR_TXPMA_LANE_BASE + 0x4e0)
#define CSR_TXPMA_LANE_PHY_1588_EN (CSR_TXPMA_LANE_BASE + 0x500)
#define CSR_TXPMA_LANE_LANE_PRBS_CFG (CSR_TXPMA_LANE_BASE + 0x520)
#define CSR_TXPMA_LANE_PRBS_SEED (CSR_TXPMA_LANE_BASE + 0x540)
#define CSR_TXPMA_LANE_LANE_CLOCK_BIST_START (CSR_TXPMA_LANE_BASE + 0x560)
#define CSR_TXPMA_LANE_LANE_CLOCK_BIST_TIME (CSR_TXPMA_LANE_BASE + 0x580)
#define CSR_TXPMA_LANE_LANE_SQU_CFG (CSR_TXPMA_LANE_BASE + 0x5a0)
#define CSR_TXPMA_LANE_LANE_FIFO_CURR_CNT (CSR_TXPMA_LANE_BASE + 0x5c0)
#define CSR_TXPMA_LANE_LANE_FIFO_CNT_MAX (CSR_TXPMA_LANE_BASE + 0x5e0)
#define CSR_TXPMA_LANE_LANE_FIFO_CNT_MIN (CSR_TXPMA_LANE_BASE + 0x600)
#define CSR_TXPMA_LANE_LANE_CLOCK_BIST_DONE (CSR_TXPMA_LANE_BASE + 0x620)
#define CSR_TXPMA_LANE_LANE_CLOCK_BIST_VALUE (CSR_TXPMA_LANE_BASE + 0x640)
#define CSR_TXPMA_LANE_PHY_SUB_PHY_CURR_STATUS (CSR_TXPMA_LANE_BASE + 0x660)
#define CSR_TXPMA_LANE_SPARE (CSR_TXPMA_LANE_BASE + 0x680)
#define CSR_TXPMA_LANE_SPARE_CNT (CSR_TXPMA_LANE_BASE + 0x684)

#endif